草丁图书馆

  1. 首页 > 生活百科 >

浅谈垂直纳米环栅器件领域获得的最新进展

中科院微电子所近期发表了先导工艺研发中心团队在垂直纳米环栅器件领域获得的最新进展，该类型器件通过在垂直方向构建晶体管结构，大大减少了器件占用面积，在3nm以下先进集成电路制造工艺领域极具应用潜力 。
研究背景
GAA晶体管由于沟道由栅极完全包围而具有更好的沟道控制和静电性能而被产业界赋予厚望，行业集成电路制造龙头都前后公布了相关技术的规划 。与传统水平沟道的晶体管结构相比，名为vertical GAA FET的垂直GAA晶体管器件（暂译名）由于其沟道方向变为垂直 。
在器件结构设计时，沟道长度和源漏接触区的面积占用不再那么难以解决，但是相应的，要实现这样的结构对制造工艺提出了严峻的挑战，例如通过刻蚀时间来控制沟道长度的过程变得更加复杂了，在实现路径上，缺乏一种成熟的技术手段来实现从栅极自对准到精准控制沟道长度的过程，而这对于提升芯片性能和可制造性至关重要 。
在GAA晶体管发挥作用的领域，器件制造工艺需要原子尺寸级别的大小控制和精确定位排布，原子层刻蚀（ALE，下同）技术众多技术路径中最具潜力实现原子尺度工艺控制的技术之一，但面临工艺时间长等挑战 。
2016年，中科院微电子所集成电路先导工艺研发中心（以下简称“先导中心”）团队提出并设计了一种“三明治”结构的垂直场效应管（vertical sandwich GAA-FETs，简称VSAFETs，下同），并在2019年发表了首个具有自对准栅极的VSAFET*；
2020年，报道了锗硅准原子层刻蚀法（qALE，下同）的研究成果*，具有各向同性、对硅选择性等特点 。原子层刻蚀法是一种以过氧化氢（H202）和缓冲氧化物刻蚀剂（BOEs）分别作为氧化剂和氧化物去除剂的湿法化学刻蚀工艺 。SiGe的qALE具有操作简单、成本低的优点，适用于集成电路制造 。
在前述研究基础上，先导中心团队采用与先进CMOS器件集成技术相兼容的工艺制备了VSAFETs，测试了器件性能，并讨论比较了与器件性能相关的沟道锗掺杂比例、金属硅化物工艺、Si-Cap、高温热处理等影响因子，重新调整了VSAFETs的阈值电压 。
相关成果以以“Vertical Sandwich GAA FETs With Self-Aligned High-k Metal Gate Made by Quasi Atomic Layer Etching Process”发表于IEEE Transactions on Electron Devices六月刊，先导中心高级工程师张永奎为该文第一作者，与朱慧珑研究员为共同通讯作者 。
*原子层刻蚀，由自限制表面改性和选择性去除改性层两大步骤组成的重复循环的工艺，具有材料表面平坦、深度均匀和原子级的粗糙度可控等优势 。
*首个具有自对准栅极的VSAFET：X. Yin et al.，IEEE Electron Device Lett.，vol. 41，no. 1，pp. 8–11，Jan. 2020. DOI： 10.1109/LED.2019.2954537.
*qALE技术研究成果：X. Yin et al.，ECS J. Solid State Sci. Technol.，vol.9，no.3，Mar. 2020，Art. no.034012，DOI： 10.1149/2162-8777/AB80AE.
【浅谈垂直纳米环栅器件领域获得的最新进展】 研究内容
先导中心团队提出并制备了具有自对准高K金属栅、且精确控制有效栅长的pVSAFET器件，系统性研究了各向同性qALE工艺，并将其用于pVSAFET的制备；针对器件样品，研究了VSAFET的特性，以及金属硅化物工艺、Si-Cap、沟道Ge含量和热处理过程等器件性能影响因素：发现较高的热预算*会导致硼离子从漏源区扩散到沟道，导致电性能差；而较低的沟道Ge含量、Si-Cap和TiAlC功函数层有助于提高晶体管阈值电压 。
*热预算，thermal budget，表示高温工艺下半导体中某些离子发生扩散的位移长度 。

浅谈垂直纳米环栅器件领域获得的最新进展 浅谈垂直纳米环栅器件领域获得的最新进展

文章插图

    推荐阅读


    上一篇：华为鸿蒙系统有什么优点

    下一篇：485通讯接线图