在评估高分辨率ADC时,这个步骤很重要!

“在依然能够获得良好 SNR 结果的情况下 , 最差情况的 ADC 时钟可怎样呢?”虽然从来没有客户直接向我提及这一问题 , 但我的确定期地被问到有关采用不适合高分辨率ADC的时钟源之问题 。

通常 , 它需要一个可具有高达1nsRMS抖动的函数发生器 。常常需要采用一个高质量的RF发生器或晶体振荡器以从16或18位ADC获得最佳的SNR值 , 即使在相对较低的输入频率下也不例外 。本文我将使用安装了LTC2389-18 2.5Msps 18位ADC和LTC PScope软件的DC1826A-A演示板 , 来说明抖动对于 SNR 性能的影响以及怎样降低一个噪声时钟源的抖动 。

作为基线 , DC1826A-A 的时钟输入采用一个罗德与施瓦茨SMB100A RF发生器来驱动 , 并由 Stanford Research SR1 提供模拟输入 。结果是图 1 中的 PScope 数据 , 其产生一个98.247dBFS SNR 。

图 1:基线 FFT 显示:对于 LTC2389-18 , 
SNR 为 98.247dBFS

该 SNR 是通过将低于全标度的输入电平 (-1.047dBFS) 加至已测 SNR 获得的 。ADC 之 CNV 输入端上的 18.8psRMS 抖动可采用一台 Agilent Infiniium 9000 系列示波器或同等档次的示波器进行测量 。基于抖动和输入频率的 SNR 理论极限值为
20 * log (2 * π * fIN * tjitter)

    推荐阅读