采用EUV工艺，台积电完成5nm基础设施设计
根据外媒的报道，台积电宣布他们已经完成了5纳米工艺的基础设施设计，进一步晶体管密度和性能 。台积电的5纳米工艺将再次采用EUV技术，从而提高产量和性能 。
【采用EUV工艺，台积电完成5nm基础设施设计】
根据台积电的说法，5纳米工艺比其7纳米工艺提升很大，以ArmCortex-A72内核为例，工艺改进使得逻辑密度提高1.8倍，时钟速度增加15%，SRAM和模拟电路面积减少，这意味着每个晶圆的芯片数量更多 。该工艺适用于移动，互联网和高性能计算应用程序 。台积电还为硅设计流程方案提供在线工具，这些方案针对5nm工艺进行了优化 。据报道，台积电现已开始风险生产 。
推荐阅读
- 推动新兴国家采用5G技术的原因是什么?
- 7nm EUV芯片来啦！三星宣布今年6月开启大规模生产
- 台积电领先优势受威胁？三星完成5nm工艺开发
- 简单干花工艺品制作方法详解
- 橄榄核雕刻教程 动手制作工艺品
- 决战7nm EUV，台积电和三星拼出“生死时速”
- 英特尔第九代T系列处理器曝光：14nm ++工艺，35W TDP
- 轻钢龙骨隔墙施工工艺，轻钢龙骨隔墙施工方法
- 7纳米工艺“换皮”版？台积电6纳米工艺来了！
- AMD苏姿丰：索尼PS5将采用 AMD Zen 2处理器+Navi显卡