一起体验Vivado 的ECO流程

作者：Hong Han，来源：赛灵思中文社区论坛
有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动。
这里带大家一起体验一下Vivado 的ECO流程，以vivado自带的Example Design为例, 直接用TCL命令修改网表，在正常的寄存器路径之间加一级LUT 。
1. 打开Vivado 界面
2. 打开Example Design "Wavegen":

File -> Project -> Open Example

选中Wavegen(HDL), 器件选择xcku035
3. 点击左侧Flow Navigator 窗口 Run Implementation 按钮, 完成综合实现.
4. 打开Implemented Design （点击左侧Flow Navigator 窗口 Open Implemented Design 按钮）
5. 选一条两个寄存器之间的路径，运行以下命令，选中打印出的路径，双击可以查看时序报告，F4 键可以打开这条路径的原理图
%report_timing -from [get_cells clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg] -to [get_cells clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg] -delay_type max -name test1
可以看到Data Path的布线延迟是0.504ns
【一起体验Vivado 的ECO流程】

文章插图
路径的原理图

文章插图
6. 把目的寄存器的D端从net上断下来
%disconnect_net -net clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg_n_0 -objects {clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg/D}
在这里获取操作对象(net, Pin) 的方法: 在原理图中选中对象，然后查看走下角Property 窗口中的NAME 属性

文章插图
Pin被从Net上断开后，会在原理图上显示n/c

文章插图
7. 创建一个LUT1，并设置LUT的INIT property
%create_cell -reference LUT1clkx_spd_i0/meta_harden_bus_new_i0/my_lut1 %set_property INIT 2'h1 [get_cells clkx_spd_i0/meta_harden_bus_new_i0/my_lut1]

文章插图
可以看到这个新创建的LUT1所有端口(Pin)都是悬空的. 接下来的步骤要将这些pin连接到合适的net上.
8. 把LUT1的输入端口连接到之前断开的net上.
%connect_net -net clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg_n_0 -objects {clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/I0}
9. 创建一个新的net用来连接LUT1的输出pin和之前断下来的寄存器D pin
%create_net clkx_spd_i0/meta_harden_bus_new_i0/my_net
10. 连接LUT1的输出pin和之前断下来的寄存器D pin 到新创建的net上
%connect_net -net clkx_spd_i0/meta_harden_bus_new_i0/my_net -objects {clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/O clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg/D}

文章插图
11. 在Netlist窗口选窗口选中新建的LUT1，将其拖曳到Device中空着的slice LUT bel中
对应的命令:
place_cell clkx_spd_i0/meta_harden_bus_new_i0/my_lut1 SLICE_X52Y83/B6LUT
12. 对新的LUT1两端的net进行布线
%route_design -nets [get_nets -of [get_pins clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/*]]
13.检查布线结果确保没有布线错误
%report_route_status

文章插图
14.用步骤5的命令重新报一下时序

文章插图
15. 生成bit文件
%write_bitstream test.bit
原文标题：【干货分享】用ECO脚本的方式在网表中插入LUT1
文章出处：【微信公众号：FPGA开发圈】欢迎添加关注！文章转载请注明出处。
责任编辑：haq

一起体验Vivado 的ECO流程

推荐阅读

取卵后塞黄体酮的作用

法式刘海适合长脸吗

孕妇对付初夏蚊虫叮咬的小妙招

低分率如何计算

南京第五批集中供应人才住房看房时间+报名时间+摇号时间

林远道到底是谁害的

铝的阳极氧化操作时为什么要带电入槽带电出槽

下肢动脉硬化闭塞症的症状有哪些？

无锡崇安寺街道为民服务中心窗口电话

唐山城镇职工生育保险费征收申报步骤

牙龈出血是牙周炎吗

数字4在田字格的正确写法数字4在田字格的正确写法视频

快速治好口腔溃疡的方法

大熊猫的寿命有多长

紫罗兰的栽培是怎样的

月经前想吃辣怎么回事经前想吃辣正常吗？

亲爱的麻洋街主要角色人物关系解析亲爱的麻洋街配角

英雄杀外国武将是哪些

浏览器调整为兼容模式浏览器如何调整为兼容模式

26层高层选楼层技巧避难层 26层高层选楼层技巧